Moores Gesetz an einem neuen Scheideweg

In letzter Zeit gab es eine Reihe von Geschichten darüber, wie Moores Gesetz zu Ende geht. Das ist nicht besonders überraschend - die Menschen sagen seit buchstäblich Jahrzehnten den Untergang voraus, und ich habe die Probleme bereits zuvor angesprochen - aber die Diskussion hat ein neues Leben erhalten. Eine Geschichte in der Fachzeitschrift Nature von M. Mitchell Waldrop bestätigt, was die meisten in der Branche vermuteten: Die nächste Generation der International Technology Roadmap für Halbleiter (ITRS) wird sich nicht darauf konzentrieren, Transistoren kleiner zu machen, sondern Chip-Fortschritte für bestimmte Anwendungen zu entwickeln.

Moores Gesetz basiert natürlich auf der Beobachtung von Gordon Moore (der später Intel mitbegründete), dass sich die Anzahl der Transistoren in einem Prozessor jedes Jahr verdoppelte. (Eine Kopie ist hier online.) Bis 1975 hatte er sich als korrekt erwiesen, aber seine Schätzung der Chipverdopplung wurde auf alle zwei Jahre geändert, ein Tempo, das die Branche bis vor kurzem weitgehend verfolgte.

1991 startete die US-Halbleiterindustrie mit Beiträgen von Industriegruppen aus Europa, Japan, Taiwan und Südkorea das ITRS. Im Laufe der Jahre wurden viele Änderungen an dieser Roadmap vorgenommen. Bis in die frühen 2000er Jahre verdoppelte sich nicht nur die Anzahl der Transistoren auf einem Chip mit jeder Generation, sondern auch die Taktraten, was ebenfalls eine deutliche Leistungssteigerung zur Folge hatte. Chips folgten dem, was als Dennard-Skalierung bezeichnet wurde, basierend auf einer Veröffentlichung von 1974, die besagte, dass sich die Leistung mit zunehmender Skalierung der Transistoren bei gleicher Leistung um ungefähr den gleichen Faktor erhöhte. Aber wenn Chips unter 90nm oder so kamen, funktionierten sie nicht mehr und nachdem sie 3GHz oder 4GHz erreicht hatten, verbrauchten sie einfach zu viel Strom und wurden zu heiß. Anstatt schnellere Kerne zu verwenden, entschied sich die Branche für die Verwendung von mehr Kernen, was bei einigen Anwendungen funktioniert, bei anderen jedoch nicht. In der Zwischenzeit wurden mobile Chips immer beliebter und erforderten einen noch geringeren Stromverbrauch.

Eine weitere große Veränderung kam mit Materialien. Während des größten Teils dieser Zeit bestanden die Chips hauptsächlich aus MOSFETs oder Metalloxid-Silizium-Feldeffekttransistoren, was bedeutet, dass die Grundmaterialien recht einfach waren. In den letzten zehn Jahren wurden Technologien für verspanntes Silizium, High-k-Metall-Gate und FinFET eingeführt - alles Methoden zur Steigerung der Dichte und Leistung, die über das hinausgehen, was herkömmliche Materialien und Konstruktionen leisten könnten. Die meisten Beobachter sind der Meinung, dass wir bei einer Produktion von 7 nm und darunter neuere alternative Materialien wie Siliziumgermanium (SiGE) und Indiumgalliumarsenid (InGaAs) benötigen und dass wir möglicherweise zu einer anderen Transistorstruktur wie Gate-All übergehen -Umgebungstransistoren, sogenannte Nanodrähte.

In jüngster Zeit waren auch Lithografiewerkzeuge, die das Licht ausstrahlen, das die Materialien auf dem Siliziumwafer aktiviert, um die Muster des Chipdesigns zu zeichnen, relativ statisch, wobei die 193-nm-Immersionslithografie seit Jahren ein Standard ist. Ohne seinen Ersatz, der als Extrem-Ultraviolett-Lithografie (EUV-Lithografie) bekannt ist, müssen Chiphersteller mehrere Muster verwenden, was die Kosten erhöht. ASML und seine Partner arbeiten bereits seit einiger Zeit an EUV und scheinen nun eine Produktion von 7 nm anzustreben.

Die Kombination aus dem Ende der Dennard-Skalierung, neuen Materialien und Mehrfachstrukturierung hat die Kosten für die Einführung jeder neuen Technologiegeneration erhöht. Und es wird schwieriger, dies zu tun. Intel gab kürzlich bekannt, dass seine Pläne für 10 nm zweieinhalb Jahre nach der Einführung von 14 nm lagen, was bedeutet, dass dies 2017 eintreten würde. Samsung und TSMC sprechen auch darüber, 10-nm-Chips für die Massenproduktion im Jahr 2000 vorzubereiten 2017, und es ist möglich, dass sie Intel mit diesem Knoten sogar schlagen (obwohl es natürlich Fragen zur Knotennamensgebung gibt und ob ihre Prozesse so dicht sind wie die von Intel.)

Die Änderungen in der ITRS-Roadmap bestreiten nicht, dass eine weitere Skalierung für eine Weile stattfinden wird, auch wenn wir nicht mehr an die zweijährige Trittfrequenz gewöhnt sind und echte physische Grenzen kommen. In der neuen Version, die als "International Roadmap for Devices and Systems" bezeichnet wird, werden jedoch offenbar unterschiedliche Technologien für unterschiedliche Anwendungen wie Sensoren, Smartphones und Server betont. und Kombinieren verschiedener Arten von Transistoren für verschiedene Dinge, wie z. B. 3D-Speicher, Energieverwaltung oder analoge Signale.

Ist Moores Gesetz dieses Mal wirklich tot? Das bezweifle ich. Intel sagt immer wieder, "Moores Gesetz ist lebendig und in Ordnung", und sie und andere begründen, warum Chips in den nächsten zehn Jahren immer dichter werden, selbst wenn die Kosten weiter steigen. Es besteht jedoch kein Zweifel daran, dass sich das Chip-Design erheblich ändern wird, da wir uns immer weiter vom Konzept eines einzelnen Designs entfernen, das von winzigen Geräten bis hin zum Rechenzentrum reicht. Das bedeutet, dass Chipdesigner vor riskanten Entscheidungen stehen und die Kunden bei der Auswahl noch vorsichtiger sein müssen.