Moores Gesetz im Wandel

Falls wir jemals eine Bestätigung benötigen, dass der Übergang zum nächsten Schritt in Moores Gesetz schwieriger geworden ist, hat sich Intels Ankündigung in der vergangenen Woche, dass seine 10-nm-Chips bis zur zweiten Jahreshälfte 2017 verzögert würden, als richtig erwiesen. Jüngste Ankündigungen einer Reihe anderer Unternehmen auf der Semicon West-Konferenz in der vergangenen Woche deuten jedoch darauf hin, dass die Berichte über den Tod des Gesetzes stark übertrieben wurden.

Brian Krzanich, CEO von Intel, kündigte die 10-nm-Verzögerung während der Gewinnprognose für das zweite Quartal des Unternehmens an. Die Chips waren zuvor gegen Ende des nächsten Jahres oder Anfang 2017 erwartet worden. In der Zwischenzeit wurde die zweite 14-nm-Linie des Unternehmens - der als Skylake bekannte Core-Prozessor der sechsten Generation - qualifiziert und soll in diesem Quartal (nach Einführung der ersten) ausgeliefert werden 14-nm-Produkte, bekannt als Broadwell, in einer einzigen Version (Ende letzten Jahres und allgemeiner zu Beginn dieses Jahres). Laut Krzanich wird es eine weitere 14-nm-Chipfamilie namens Kaby Lake geben, die in Skylake-Architektur mit einigen Leistungsverbesserungen gebaut wird und in der zweiten Jahreshälfte 2016 erscheinen wird zweite hälfte 2017.

Es sei daran erinnert, dass der Übergang von 22 nm auf 14 nm in ähnlicher Weise verzögert wurde, wobei Krzanich die Schwierigkeit der Lithografie und die Anzahl der Mehrfachmusterungsschritte, die erforderlich sind, wenn zu jedem neuen Knoten gewechselt wird, als Ursache für die Verzögerung anführte. Intel geht davon aus, dass 10-nm-Chips nicht mit EUV-Technologie (Extreme Ultraviolet Lithography) hergestellt werden können. Dies ist die längste Zeitspanne bei der Chipherstellung, ohne auf eine fortschrittlichere Form der Lithografie umzusteigen.

Insgesamt gehe Intel nun davon aus, dass es zwischen den Prozessknoten 2, 5 Jahre dauern wird (beachten Sie, dass Intel Anfang 2012 die ersten 22-nm-Ivy-Bridge-Chips ausgeliefert hat).

Krzanich fügte hinzu, dass Intel bei einem Wechsel von 10 auf 7 nm "immer danach streben wird, zwei Jahre zwischen den Knoten wiederherzustellen". Und er sagte, Intel werde den Reifegrad von EUV, Änderungen in der Materialwissenschaft und die Komplexität des Produkts überwachen, wenn es seine Timing-Entscheidung trifft.

TSMC bekräftigt 10nm Anfang 2017

Wenn alles, was auf eine Verlangsamung von Moores Gesetz hindeutet, darauf hindeutet, dass sich die Dinge beschleunigen , deuten die Nachrichten von Halbleiterfabriken, die Chips für fablose Halbleiterhersteller wie Qualcomm, MediaTek und Nvidia herstellen, darauf hin. Oder zumindest, dass sie die Lücke mit Intel ein wenig schließen.

Die Taiwan Semiconductor Manufacturing Corp. (TSMC), die weltweit größte Gießerei, gab bekannt, dass sie im ersten Quartal 2017 auf dem richtigen Weg sei, 10 nm auszuliefern. TSMC gab bekannt, dass sie im zweiten Quartal mit der Serienproduktion ihrer ersten 16-nm-FinFET-Prozessoren begonnen habe Monat. (Dies bedeutet, dass Lieferungen an TSMC-Kunden und nicht an Endbenutzer erfolgen. Wir haben noch keinen solchen Chip im Endprodukt gesehen, obwohl wir dies in den nächsten Monaten erwarten.)

Mark Liu, Co-CEO von TSMC, sagte, dass der 10-nm-Prozess mit dem tatsächlichen Produktversand Anfang 2017 auf dem richtigen Weg ist. Er sagte, dass die 10-nm-Teile bei gleicher Gesamtleistung 15% schneller sind oder 35% weniger Leistung bei gleicher Geschwindigkeit und mehr verbrauchen als die doppelte Gate-Dichte des 16-nm-Prozesses.

In diesem Fall könnten Produkte, die im 10-nm-Verfahren von TSMC hergestellt wurden, etwa ein Viertel vor denjenigen im 10-nm-Verfahren von Intel auf den Markt kommen, was eine große Trendwende in der Branche bedeuten würde. Beachten Sie jedoch, dass TSMC in der Vergangenheit Verzögerungen angekündigt hat: Vor etwas mehr als einem Jahr wurde der Start der Risikoproduktion von 10 nm Ende 2015 erwartet und aggressivere Geschwindigkeits- und Leistungsziele angegeben.

Unterdessen hat die andere große führende Chipgießerei, Samsung, angekündigt, dass sie Ende 2016 mit der Massenproduktion von 10-nm-Chips beginnen wird. Samsung hat sein erstes 14-nm-FinFET-Produkt, den Exynos 7 Octa, Anfang dieses Jahres in seinen Galaxy S6-Handys ausgeliefert. Das war nur wenig nach den ersten 14-nm-Lieferungen von Intel (obwohl die beiden Prozesse sich ein wenig unterscheiden), eine große Veränderung gegenüber der Zeit, als Intel einen langen Vorsprung in der Prozesstechnologie hatte.

Samsung hat auch seine 14-Nanometer-Technologie an GlobalFoundries lizenziert, die bekannt gab, dass die 14-Nanometer-Technologie noch in diesem Jahr verfügbar sein wird. Zu den Kunden von GlobalFoundries gehört AMD, das laut eigenen Angaben plant, die 14-nm-FinFET-Technologie im Laufe des Jahres 2016 in verschiedenen Produkten einzuführen, und das kürzlich von IBM übernommene Geschäft mit der Herstellung von Chips.

GlobalFoundries bietet 22nm FD-SOI an

GlobalFoundries plant auch, eine andere Lösung namens 22nm FD-SOI (vollständig erschöpfter Silizium-Isolator) anzubieten, die letzte Woche angekündigt wurde. Bei diesem Prozess werden herkömmliche planare Transistoren anstelle von 3D-FinFETs verwendet. Hier werden sie jedoch auf einer anderen Art von Wafer hergestellt, die als SOI bezeichnet wird. GlobalFoundries behauptet, dass mit diesem Ansatz Chips hergestellt werden können, die bei vergleichbaren Kosten eine bessere Leistung und eine geringere Leistung als der üblicherweise verwendete 28-nm-Planarprozess liefern (und wesentlich kostengünstiger als 14-nm-FinFETs sind, die bei Verwendung der 193-nm-Immersionslithographie viel mehr Durchgänge erfordern). Laut GlobalFoundries führt der Prozess zu einer um 20% kleineren Chipgröße im Vergleich zu 28 nm.

FinFET bietet zwar laut Herstellerangaben mehr Leistung und wird in einigen Anwendungen benötigt, ist jedoch der Ansicht, dass der neue Prozess auch für die gängigen Märkte für Mobilgeräte, das Internet der Dinge, Hochfrequenz und Netzwerke geeignet ist. Im Vergleich zu 14-nm-FinFET-Produkten benötigt das Verfahren laut GlobalFoundries fast 50% weniger Immersionslithografieschichten, was die Kosten senkt.

Samsung plant ebenfalls ein FD-SOI-Angebot, allerdings bei 28nm.

Weiter stromabwärts gaben IBM und seine Partner kürzlich bekannt, dass sie 7-nm-Testchips in einem Labor hergestellt haben, obwohl es natürlich einen weiten Weg zwischen dem Labor und der Serienproduktion gibt.

Semicon West zeigt neue Tools

Die Zukunft der Chipherstellung war auch ein Thema auf der Semicon West-Konferenz in der vergangenen Woche, auf der Hersteller von Halbleiterfertigungsanlagen über die Fortschritte diskutierten, die sie bei der Entwicklung neuer Technologien erzielt haben.

Es scheint ein allgemeiner Konsens über die Logik-Roadmap zu bestehen, obwohl der Zeitpunkt unklar ist. Der nächste Schritt dürfte eine Verlagerung auf alternative Materialien sein, insbesondere neue Kanalmaterialien (wie sie von IBM in seinem 7-nm-Testchip verwendet werden), wie Siliziumgermanium (SiGE) und Indiumgalliumarsenid (InGaAs). Der Gedanke ist, dass solche Materialien die Verwendung von FinFET-Designs für ein paar Generationen verlängern werden, und dann könnte die Industrie zu einer neuen Transistorstruktur übergehen, vielleicht zu Gate-All-Around-Transistoren, die manchmal als Nanodrähte bezeichnet werden, irgendwo um den 5-nm-Knoten.

In der Lithografie gab ASML an, dass das Ziel für EUV-Geräte 1.000 Wafer pro Tag bei einer Verfügbarkeit von 50% ist und dass EUV weiterhin für die 7-nm-Produktion bereit sein soll, obwohl es möglicherweise nur für fünf bis 10 kritische Schichten verwendet wird und die 193-nm-Lithografie wird immer noch den größten Teil der Arbeit leisten. Nachdem ASML bereits angekündigt hatte, dass ein namentlich nicht genannter US-Kunde - von fast allen Beobachtern als Intel angenommen - 15 EUV-Lithografiewerkzeuge gekauft hatte, bestätigte ASML, dass Intel tatsächlich sechs Systeme gekauft hat, von denen zwei noch in diesem Jahr ausgeliefert werden sollen.

Während sich die meisten Diskussionen über Moores Gesetz um Logikchips drehten, sollte beachtet werden, dass sich auch Speicherchips im Übergang befinden. DRAM-Schrumpfen haben sich dramatisch verlangsamt. Die meisten Hersteller befinden sich derzeit im Übergang zum 20-nm-DRAM, und es verbleiben möglicherweise noch ein oder zwei Generationen. Alle weiteren Fortschritte in Bezug auf Dichte oder Kosten müssen dann auf zusätzliche Fertigungskapazität, größere Wafergrößen (450 mm), 3D-Chipstapel (Hybrid Memory Cubes) oder möglicherweise auf einen neuen Speichertyp wie MRAM zurückzuführen sein.

Bei NAND-Flash-Speichern ist die Situation etwas anders. Der NAND-Flash-Speicher ist bereits kleiner als 20 nm und verfügt wie DRAM nicht über genügend Platz, um noch weiter zu skalieren. In diesem Fall gibt es jedoch eine klare Alternative. Das aktuelle Thema ist 3D-NAND, bei dem mehrere Schichten von Speicherzellen verwendet werden, die aus sehr dünnen, gleichmäßigen Filmen bestehen. Die Strukturgrößen der einzelnen Zellen müssen nicht mehr so ​​klein sein (sie werden wieder auf etwa 40-50 nm entspannt), aber die Dichte wird durch Hinzufügen weiterer Schichten weiterhin skaliert - möglicherweise auf 1 Terabit auf einem Chip. Die Lithografie ist viel einfacher, erfordert jedoch fortschrittlichere Werkzeuge auf atomarer Ebene zum Abscheiden und Ätzen dieser Speicherarrays.

Samsung ist bereits in Serie, und sein 3D-NAND der zweiten Generation mit 32 Schichten kann bis zu 128 Gbit (16 GB) auf einem einzigen Chip speichern. Diese Woche kündigte Samsung eine neue Generation von 6-Gbit / s-SSDs für Unternehmen an, die mit diesen 128-Gbit-Chips bis zu 3, 86 TB Daten in einem 2, 5-Zoll-Formfaktor speichern können. Sowohl die Micron / Intel-Allianz als auch SK Hynix werden voraussichtlich noch in diesem Jahr mit der Massenproduktion von 3D NAND beginnen. Micron und Intel behaupten, dass sie dank ihrer Luftspalttechnologie dichtere Chips herstellen können, beginnend bei 256 Gb und 384 Gb, während SK Hynix 36 Schichten verwenden will, gefolgt von 48 Schichten im nächsten Jahr, um die Dichte zu skalieren. Toshiba und SanDisk werden nächstes Jahr folgen. Bei Semicon West gab das Ausrüstungsunternehmen bekannt, dass der Übergang zu 3D-NAND schneller als erwartet erfolgt und sich Schätzungen zufolge bis Ende dieses Jahres 15 Prozent der weltweiten Stückkapazität verschoben haben werden.