Intel sieht den Weg, Moores Gesetz auf 7nm auszudehnen

Intel gab zwar nur sehr wenige Details über seine zukünftigen Produktionspläne bekannt, betonte jedoch auf seiner Investorenkonferenz in der vergangenen Woche erneut, wie wichtig das Moore-Gesetz ist, die Aussage von Mitbegründer Gordon Moore, dass sich die Chipdichte alle zwei Jahre verdoppeln wird. Das Unternehmen sprach darüber, wie sein 14-nm-Produktionsprozess, der jetzt für seinen Core M und die bevorstehenden breiteren Broadwell-Linien verwendet wird, Skalierungspotenzial einer ganzen Generation aufweist, und sagte, es erwarte eine ähnliche Skalierung für seine zukünftigen 10- und 7-nm-Knoten, trotz steigender Investitionen, die bei erforderlich sind jeder Knoten.

CEO Brian Krzanich sprach zu Beginn des Treffens darüber, wie Moores Gesetz nächstes Jahr sein 50-jähriges Bestehen erreichen wird, und sagte, es sei weiterhin eines der wichtigsten strategischen Gebote für das Unternehmen. "Es ist unsere Aufgabe, es so lange wie möglich am Laufen zu halten", sagte er.

Bill Holt (oben), General Manager der Technologie- und Management-Gruppe, war es jedoch in erster Linie, zu erklären, wie das Unternehmen dorthin gelangen wird.

Holt wies auf die Probleme hin, die Intel beim Hochfahren der 14-nm-Technologie hatte, und stellte fest, dass es mehr als 2, 5 Jahre gedauert habe, bis der 14-nm-Prozess eine gute Rendite erzielt habe, anstatt der normalen zweijährigen Trittfrequenz. Gegenwärtig ist die 14-nm-Ausbeute immer noch nicht so hoch wie die des Unternehmens bei 22 nm, aber sie liegt "in einem gesunden Bereich" und beginnt sich dem früheren Prozess anzunähern, der laut seiner Aussage Intels bisher ertragsstärkster Prozess war. Infolgedessen seien die Kosten für die Herstellung dieser Teile im vierten Quartal etwas höher, was sich Anfang nächsten Jahres auf die Margen auswirken werde. Er rechne jedoch damit, dass sich dies im Laufe des Jahres 2015 ändern werde. "In einem kapitalintensiven Umfeld bleibt eine echte Kostensenkung möglich ", Sagte Holt.

Nach einigen der Präsentationen, die ich vor ein paar Monaten auf dem Intel Developer Forum gesehen habe, erklärte Holt, warum der 14-nm-Knoten ein echter Schrumpf sei, obwohl er zustimmte, dass die 14-nm-Nomenklatur im Wesentlichen bedeutungslos sei. "Es gibt nichts, was 14 ist", sagte er.

Im Vergleich zu seinem 22-nm-Haswell-Vorgänger wurde der Abstand zwischen den Lamellen im FinFET-Design auf 0, 70x verringert (was laut ihm das Ziel war, da eine Reduzierung um 30 Prozent in jeder Dimension zu einer vollständigen Halbierung der Fläche von a führen würde Dies unter der Annahme, dass es die gleiche Anzahl von Transistoren hatte), aber dass der Gate-Abstand nur auf das 0, 78-fache geschrumpft ist. Er bemerkte jedoch, dass der Verbindungsabstand weiter als normal auf das 0, 65-fache (von 80 nm auf 52 nm) skaliert wurde und die Kombination den gesamten Chip nahezu 50 Prozent kleiner macht (alle anderen Dinge sind gleich). Er bemerkte, dass dies in verschiedenen Teilen des Chips unterschiedlich ist, wobei der SRAM um das 0, 54-fache skaliert, die Verbindungen und Grafiken jedoch stärker skaliert sind.

Damit dies funktioniert, hat Intel Transistoren aus weniger, festeren und längeren Rippen erstellt, um die Transistoren zu erstellen. Mit anderen Worten, die Flossen sind nicht nur enger zusammengerückt, sie sind jetzt länger.

Zu den weiteren Änderungen in dieser Version gehört, dass Intel zum ersten Mal "absichtliche" Luftspalte zwischen Komponenten verwendet, um eine bessere Verbindungsleistung zu ermöglichen.

Holt verglich einen 14-nm-Broadwell-Chip mit einer 22-nm-Haswell-Version und sagte, der neue Chip habe 35 Prozent mehr Transistoren - 1, 3 Milliarden -, sei aber 37 Prozent kleiner, so dass sich die Transistordichte um das 2, 2-fache erhöht, wobei die zusätzlichen Transistoren auf Verbesserungen abzielen Grafikleistung.

Insgesamt müsse man "tatsächlich skalieren", um die Kosten zu senken - ein Bereich, in dem Holt glaubte, Intel sei Konkurrenten wie Samsung und Taiwan Semiconductor Manufacturing Corp. (TSMC) voraus. Er sagte, dass die Kosten pro Transistor immer noch sinken und sogar geringfügig unter der historischen Trendlinie von 14 nm liegen, und sagte voraus, dass sie weiterhin unter der Linie von 10 nm und 7 nm liegen würden. Und die neuen Knoten würden nicht nur Kosten, sondern auch Leistungsverbesserungen bringen. Zumindest durch 7nm, sagte er, "können wir weiterhin die Versprechen von Moores Gesetz einhalten."

In einer weiteren Präsentation erläuterte Finanzvorstand Stacy Smith die hohen Kosten für den Zugang zu jedem neuen Knoten und zeigte die relativen Investitionskosten auf, die zur Herstellung jedes Knotens erforderlich sind. Er sagte, es werde schwieriger und kapitalintensiver.

Er merkte an, dass die Kosten ab 22 nm "gestiegen" seien, weil mehrere Muster erforderlich seien (die Notwendigkeit, Lithografie mehrfach auf bestimmten Schichten des Chips anzuwenden), sagte aber, dass die Anzahl der Wafer-Starts gesunken sei seit dem 32nm Knoten, weil die gewichtete durchschnittliche Die-Größe jetzt kleiner ist. Insgesamt ist der 14-nm-Knoten etwa 30 Prozent kapitalintensiver als die Vorgängergeneration, der Basischip ist jedoch 37 Prozent kleiner.

Insgesamt wird Intel im Jahr 2014 rund 11 Milliarden US-Dollar für Kapitalausgaben ausgeben. Für 2015 sind Ausgaben in Höhe von rund 10, 5 Milliarden US-Dollar geplant. Rund 7, 3 Milliarden US-Dollar der Ausgaben für den Aufbau von Fertigungskapazitäten fließen in die Forschung und Entwicklung für künftige Knoten und für Entwicklung von 450-mm-Wafern und typischen Unternehmensausgaben wie Bürogebäuden und Computern.

Die Kosten sind so hoch, sagte er, dass es zum Teil nur noch vier Unternehmen auf der Welt gibt, die hochmoderne Logikfertigung herstellen: Intel, Global Foundries, Samsung und TSMC.

Bei Fragen nach ihren Präsentationen achteten die Intel-Führungskräfte darauf, nicht zu viele Informationen preiszugeben. Auf die Kosten und die Möglichkeit des Wechsels zur EUV-Lithographie angesprochen, sagte Holt, das Kostendiagramm sei "absichtlich mehrdeutig", da sie nicht wüssten, wie weit die historischen Kosten pro Transistorleitung für die nächsten Knoten unterschritten würden. Er sagte, er glaube, dass sie ohne EUV unter die Grenze kommen könnten, "aber ich will nicht."

Laut Krzanich hat das Unternehmen der Branche zu viel von seinen Absichten in Bezug auf seine 14-nm-Pläne signalisiert. "Wir werden daher bei der Veröffentlichung von Informationen etwas vorsichtiger vorgehen", wenn es um neue Fertigungsknoten geht. Er würde sich nicht zur bekannten Tick / Tock-Kadenz des Unternehmens verpflichten, einen neuen Prozessknoten ein Jahr und eine neue Architektur im folgenden Jahr freizugeben, obwohl Smith sagte, dass das Unternehmen eine "ziemlich normale Kadenz" erwartet und "über 10 sprechen wird nm in den nächsten 12 oder 18 Monaten."

3D NAND und der Weg zu 10 TB SSDs

In einem anderen Technologiebereich diskutierte Rob Crooke, General Manager von Intels Non-Volatile Memory Solutions Group (oben), die neue 3D-Technologie für die Herstellung von NAND-Flash-Chips, die in SSDs und ähnlichen Geräten verwendet werden. Er schlug vor, dass Solid-State-Geräte "erst am Anfang der Einführungskurve" stehen und dass Daten näher an der CPU sein sollen, nur um sie wirtschaftlich auseinander zu halten.

Er bemerkte, dass Intel bereits 1992 seine erste SSD - ein 12-Megabyte-Modell - hergestellt habe und die derzeitige Technologie heute 200.000-mal dichter sei. Die aktuelle Technologie von Intel, die in einem Joint Venture mit Micron entwickelt wurde, hat mithilfe der 3D-Technologie einen 256-Gigabit-NAND-Speicherchip erstellt. Bei dieser Technologie wird der Speicher in Würfeln von Transistoren anstelle des herkömmlichen "Schachbrett" -Designs gehalten und umfasst 32 Materialschichten mit etwa 4 Milliarden Löchern zum Speichern der Bits. Als Ergebnis, sagte er, könnten Sie 1 Terabyte Speicher in etwa 2 mm und mehr als 10 TB in einem herkömmlichen SSD-Formfaktor erstellen.

Neben der geringen Größe boten laut Crooke die SSDs eine enorme Leistungsverbesserung. 4 Zoll NAND-Speicher könnten 11 Millionen IOPS (Eingabe- / Ausgabeoperationen pro Sekunde) liefern, für die ansonsten 500 Fuß herkömmlicher Festplattenspeicher erforderlich wären. (Er stellte fest, dass Festplatten zwar immer dichter werden, aber nicht wirklich schneller werden.)