Ist Moores Gesetz lebendig und gesund? hängt davon ab, wie Sie die Skalierung definieren

In letzter Zeit wurde viel über die Verlangsamung von Moores Gesetz und die Herausforderungen gesprochen, denen sich die Chiphersteller gegenübersehen, wenn sie versuchen, immer kleinere Dimensionen zu erreichen. Sicherlich werden PCs nicht mehr so ​​schnell wie früher, und die Herausforderungen für die Chiphersteller waren noch nie so hoch. Dennoch besteht Intel weiterhin darauf, dass "Moores Gesetz lebendig und gut ist", wenn es um seine Pläne für eine 10-nm- und 7-nm-Produktion geht. Um herauszufinden, was vor sich geht, habe ich mir verschiedene Fortschrittsindikatoren angesehen und verschiedene Antworten erhalten.

Während viele Leute Moores Gesetz mit Geschwindigkeit in Konflikt bringen, ist es tatsächlich ein Maß für die Geschwindigkeit der Zunahme der Komplexität der minimalen Komponente, mehr oder weniger besagend, dass sich die Anzahl der Transistoren periodisch verdoppeln wird. In der ersten Veröffentlichung von 1965 fand diese Verdoppelung jedes Jahr statt. 1975 aktualisierte Moore seine Projektion jedoch auf eine Verdoppelung alle zwei Jahre, was im Allgemeinen die Marke ist, nach der sich die Chiphersteller seitdem bemüht haben.

Am Investorentag von Intel im vergangenen Monat zeigte Bill Holt, Executive Vice President und General Manager des Technologie- und Fertigungskonzerns, erneut Folien, die darauf hinwiesen, dass die Anzahl der "normalisierten" Transistoren pro Fläche weiterhin schneller als verdoppelt abnahm, obwohl dies darauf hingewiesen wurde dass die Produktionskosten noch schneller stiegen als erwartet. Das Ergebnis sei, dass die Kosten pro Transistor konstant blieben.

Aber zum ersten Mal kann ich mich erinnern, dass er betonte, dass verschiedene Arten von Transistoren in einem Chip unterschiedliche Flächen beanspruchen, wobei SRAM-Speicherzellen etwa dreimal so dicht sind wie Logikzellen. Er nutzte diese Behauptung, um Fragen nach der durchschnittlichen Transistordichte im Vergleich zu Apple A9-Chips von Samsung oder TSMC abzulenken.

Um einen genaueren Blick darauf zu werfen, haben mein Kollege John Morris und ich uns die seit 1999 veröffentlichten Statistiken von Intel zu seinen Chips angesehen, angefangen vom Pentium III (bekannt als Coppermine), der bei 180 nm hergestellt wurde, bis hin zu den Broadwell Core-Chips des letzten Jahres, die erstmals hergestellt wurden mit 14nm technologie.

Zuerst haben wir uns die Gate-Pitch-Skalierung angesehen - den Mindestabstand zwischen den Gates, aus denen ein Transistor besteht. Die herkömmliche Skalierung lässt vermuten, dass diese um 70 Prozent pro Generation abnimmt, um die 50-prozentige Gesamtskalierung zu erhalten. In dieser Hinsicht ist es klar, dass wir bei fortgesetzter Skalierung nicht so viel Reduktion sehen, wie wir es erwarten würden.

Aber andere Techniken, die Chiphersteller anwenden, ändern das ein wenig. Betrachtet man die SRAM-Speicherzellen, den dichtesten und grundlegendsten Teil eines Chips, so stellt man fest, dass dies bis vor kurzem zu einer Reduzierung von 50 Prozent pro Prozessgeneration geführt hat, obwohl es zu rutschen scheint.

In den letzten Jahren hat Intel auch auf die Skalierung des gesamten Logikbereichs Wert gelegt, die sich aus dem Gate-Abstand und dem Mindestabstand der Metallverbindungen ergibt, die Signale um diesen Chip herum leiten und ihn mit der Außenwelt verbinden. Dies ist sinnvoll, da die Gesamtchipgröße und -kosten nicht sinken, wenn die Logiktransistoren skalieren, die Verbindungen jedoch nicht kleiner werden. Beispielsweise verwendet der 16-nm-FinFET-Prozess von TSMC denselben Back-End-Metallprozess wie sein 20-nm-Planarchip, sodass er nur wenig Schrumpfungspotenzial bietet (obwohl er schneller ist und weniger Strom verbraucht). In Bezug auf die Skalierung des Logikbereichs scheint Intel in den letzten Generationen auf Kurs zu sein.

Es gibt viele Möglichkeiten, die Trends zu betrachten, und es scheint klar zu sein, dass es jetzt länger dauert, bis der nächste Knoten erreicht ist als in den letzten 20 Jahren. Anstatt zwei Jahre zwischen den Knoten, für den 14-nm- und den kommenden 10-nm-Knoten, wird es tatsächlich näher an 2, 5 Jahren sein, wobei 10-nm-Chips voraussichtlich in der zweiten Jahreshälfte 2017 eintreffen werden.

Intel weist darauf hin, dass auf lange Sicht - bis hin zum ersten Mikroprozessor, dem 4004 - die Zeit zwischen den neuen Generationen der Chip-Technologie immer etwas flexibel war.

Intel verwendet diese Folie (die Intel-Kollege Mark Bohr mehrfach gezeigt hat), um die Trittfrequenz des Mooreschen Gesetzes anzuzeigen, vom ersten Mikroprozessor, dem Intel 4004, der 1971 2.300 Transistoren in einem 10-Mikrometer-Prozess verwendete, bis zum heutigen 14-Nanometer-Prozess. In diesem Diagramm sagt Intel, dass die durchschnittliche Trittfrequenz alle 2, 3 Jahre ein neuer Knoten war. Aus dieser Sicht ist ein Tempo von 2, 5 Jahren für 14 und 10 Seemeilen nicht allzu bedeutend. Ich schaue es mir an und sehe eine Beschleunigung von Moores Gesetz von 1995 bis 2012, als die ersten 22-nm-Ivy-Bridge-Produkte auf den Markt kamen. Jetzt scheint sich die Trittfrequenz wieder zu verlangsamen.

(Beachten Sie, dass Intel mit der 14-nm-Generation keine Informationen zur Chipgröße und zum Transistor mehr liefert, da die neuesten Zahlen für einen Quad-Core aus dem 22-nm-Haswell stammen, der 1, 4 Milliarden Transistoren in einem 177-mm2-Chip enthielt.)

Verlangsamt sich also Moores Gesetz? Es hängt davon ab, wie Sie es sehen. Es ist sicherlich klar, dass sich das Tempo in einigen Bereichen verlangsamt hat und dass die Herausforderungen, denen sich die Chiphersteller gegenübersehen, mit jeder Generation härter werden. Derzeit behaupten nur vier Unternehmen - Intel, GlobalFoundries, Samsung und TSMC -, über 14- oder 16-nm-Prozesse zu verfügen. Das Erstellen eines neuen Chips in einem dieser neuen Prozesse ist teurer als je zuvor. Es gibt jedoch genügend Gründe und Anreize, damit zu rechnen, dass wir um 2017 10-nm-Chips sehen und dass 7-nm-, 5-nm- und 3-nm-Chips folgen werden.