Der Weg zu 7nm Prozessoren

Die Auslieferung der nächsten Generation von Chips wird immer schwieriger, aber die Ankündigungen auf dem dieswöchigen International Electron Devices Meeting (IEDM) zeigen, dass die Chiphersteller echte Fortschritte bei der Entwicklung von sogenannten 7-nm-Prozessen erzielen. Obwohl die Knotenzahlen möglicherweise weniger bedeutend sind als früher, zeigt dies, dass sich das Moore-Gesetz zwar verlangsamt hat, es aber noch lebt. Die aktuelle Generation von 14-nm- und 16-nm-Chips weist erhebliche Verbesserungen auf. Insbesondere auf der dieswöchigen Konferenz gaben Vertreter der großen Gießereien (Unternehmen, die Chips für andere Unternehmen herstellen) - TSMC und die Allianz von Samsung, IBM und GlobalFoundries - ihre Pläne für die Herstellung von 7-nm-Chips bekannt.

TSMC (Taiwan Semiconductor Manufacturing Company), die weltweit größte Gießerei, kündigte einen 7-nm-Prozess an, der im Vergleich zum aktuellen 16-nm-Prozess eine 0, 43-fache Die-Sizing-Skalierung ermöglichen soll, was viel kleinere Dies mit der gleichen Anzahl von Transistoren oder der gleichen Fähigkeit ermöglicht stecke viel mehr Transistoren in einen Chip der gleichen Größe. Am wichtigsten ist jedoch, dass dies entweder einen Geschwindigkeitszuwachs von 35 bis 40 Prozent oder eine Leistungsreduzierung von 65 Prozent bedeutet. (Beachten Sie, dass diese Zahlen auf die Transistoren selbst zutreffen. Es ist unwahrscheinlich, dass ein fertiger Chip so viel Leistung oder Geschwindigkeit verbessert.)

Am eindrucksvollsten ist, dass das Unternehmen bereits einen voll funktionsfähigen 256-Mbit-SRAM-Testchip mit ziemlich guten Ausbeuten herstellt. Auf dem Chip beträgt die Zellengröße des kleinsten SRAM mit hoher Dichte nur 0, 027 um² (Quadratmikron), was ihn zum kleinsten SRAM macht, der es bisher gab. Dies zeigt, dass der Prozess funktioniert und TSMC mit Kunden zusammenarbeitet, um ihre 7-nm-Chips so schnell wie möglich auf den Markt zu bringen. Die Gießerei wird in diesem Quartal mit der 10-nm-Produktion beginnen. Die Chips sollen Anfang nächsten Jahres ausgeliefert werden. Die 7-nm-Generation soll Anfang 2018 die Produktion aufnehmen.

In der Zwischenzeit diskutierte das Albany Nanotechnology Center (bestehend aus Forschern von IBM, GlobalFoundries und Samsung) seine Vorschläge für einen 7-nm-Chip, von dem behauptet wird, er habe den engsten Abstand (den Abstand zwischen verschiedenen Elementen der Transistoren) aller bisher angekündigten Prozesse.

Die Allianz sagte, dass ihr 7-nm-Prozess die engsten Abstände aller Zeiten hervorbringen und eine wesentliche Verbesserung gegenüber dem 10-nm-Prozess bieten würde, den sie vor ein paar Jahren vorgestellt hatte. Die Produktion von Samsung wird derzeit hochgefahren, und die Chips werden Anfang nächsten Jahres in großem Umfang verfügbar sein. (GlobalFoundries hat angekündigt, 10nm zu überspringen und direkt auf 7nm zu wechseln.) Das neue Verfahren könnte auch eine Leistungsverbesserung von 35 bis 40 Prozent ermöglichen.

Der Prozess der Allianz weist eine Reihe großer Unterschiede zu TSMCs und zu früheren Knoten auf. Insbesondere basiert es auf der Extrem-Ultraviolett-Lithografie (EUV) in mehreren kritischen Bereichen des Chips, während TSMC die seit Generationen verwendeten 193-nm-Immersionslithografie-Tools verwendet, wenn auch mit einer stärkeren Mehrfachstrukturierung. (Mehrfachstrukturierung bedeutet, dass die Werkzeuge mehrmals auf derselben Schicht verwendet werden, was die Zeit verlängert und die Fehler erhöht. Die Gruppe schlug vor, dass für die Verwendung der konventionellen Lithografie bei diesem Design bis zu vier separate Lithografiebelichtungen auf einigen kritischen Schichten des Chips erforderlich sind.) As Daher ist es unwahrscheinlich, dass solche Chips frühestens 2018-2019 hergestellt werden, da die EUV-Tools bis dahin wahrscheinlich nicht den erforderlichen Durchsatz und die erforderliche Zuverlässigkeit aufweisen.

Darüber hinaus werden neue Materialien mit hoher Mobilität und Verformungstechniken im Silizium verwendet, um die Leistung zu verbessern.

Sowohl im TSMC- als auch im Alliance-Design hat sich die grundlegende Zellstruktur des Transistors nicht geändert. Sie verwenden immer noch FinFET-Transistoren und ein High-K / Metal-Gate - die großen charakteristischen Merkmale des letzten Prozessknotens.

Aufgrund von Verzögerungen hat Intel kürzlich eine dritte Generation seiner 14-nm-Chips eingeführt, die als Kaby Lake bekannt ist, und plant nun, diese mit einem 10-nm-Design für stromsparende Mobiltelefone mit dem Namen Cannonlake zu ergänzen, das Ende nächsten Jahres herauskommen soll, sowie mit weiteren 14-nm-Chips Desktop-Design als Coffee Lake bekannt. Intel hat noch nicht viele Details seines 10-nm-Prozesses bekannt gegeben, außer zu sagen, dass es eine bessere Transistorskalierung erwartet, als es in der Vergangenheit möglich war, und dass es konventionelle Lithographie verwenden wird.

Eines ist zu beachten: In all diesen Fällen haben die Knotennummern, wie z. B. 7 nm, keine reale Beziehung mehr zu physischen Merkmalen in den Chips. Tatsächlich sind die meisten Beobachter der Ansicht, dass der aktuelle 16-nm-Knoten von TSMC und der aktuelle 14-nm-Knoten von Samsung nur ein bisschen dichter sind als der 22-nm-Knoten von Intel, der 2011 mit der Massenproduktion begann, und deutlich weniger dicht als der 14-nm-Knoten von Intel, der Anfang 2015 mit der Auslieferung begann Die meisten Prognosen gehen davon aus, dass die kommenden 10-nm-Knoten, über die TSMC und Samsung sprechen, nur ein bisschen besser sein werden als die 14-nm-Produktion von Intel.

Natürlich werden wir nicht wirklich wissen, wie gut einer dieser Prozesse funktioniert und welche Leistung und Kosten wir erhalten, bis die eigentlichen Chips ausgeliefert werden. Es dürfte 2017 und darüber hinaus sehr interessante Jahre für die Chiphersteller werden.

Wie wahrscheinlich ist es, dass Sie PCMag.com weiterempfehlen?